Charakterisierung und Modellierung der ESD-Zerstörfestigkeit von integrierten Schaltungen unter Berücksichtigung verschiedener ESD-Ausfallmechanismen

Zur Kurzanzeige

dc.identifier.uri http://dx.doi.org/10.15488/5459
dc.identifier.uri https://www.repo.uni-hannover.de/handle/123456789/5506
dc.contributor.author Scheier, Stanislav
dc.contributor.author Frei, Stephan
dc.date.accessioned 2019-09-16T15:05:46Z
dc.date.available 2019-09-16T15:05:46Z
dc.date.issued 2014
dc.identifier.citation Scheier, Stanislav; Frei, Stephan: Charakterisierung und Modellierung der ESD-Zerstörfestigkeit von integrierten Schaltungen unter Berücksichtigung verschiedener ESD-Ausfallmechanismen. In: emv : Internationale Fachmesse und Kongress für Elektromagnetische Verträglichkeit. Berlin : VDE-Verlag, 2014, S. 661-669 ger
dc.description.abstract Die ESD-Zerstörfestigkeit von einem 8-Bit Mikrocontroller und einem Audio-IC für tragbare Multimedia-Geräte wurde untersucht. Es wurde gezeigt, dass die UI-Kennlinien beider ICs im Vergleich zu ICs für Kfz-Anwendungen sich stark unterscheiden. Die Durchbruchspannung ist sehr gering. Trotz dieser Unterschiede wurde mit hoher Wahrscheinlichkeit ein thermischer Ausfall als ESD-Fehler nachgewiesen. Die ESD-Ausfalldetektion über die Eingangskennlinie stimmte mit einem Ausfallnachweis durch eine Funktionsüberprüfung überein. Eine Teil-Funktionalität kann aber auch nach Veränderung der Eingangskennlinie erhalten bleiben. Die Modellierung mit Kennlinienfunktionen wurde an den untersuchten ICs durchgeführt und in verschiedenen Aufbauten validiert. Anhand eines Demonstrators wurde gezeigt, dass trotz einer geringen Durchbruchspannung die System-ESD-Festigkeit unter Einsatz von Schutzelementen wie Multi- Layer-Varistoren deutlich erhöht werden kann. Es wurde auch nochmals deutlich gezeigt, dass das Zusammenspiel aller relevanten Komponenten und nicht die Einzelperformance für die ESD-Zerstörfestigkeit auf Systemebene ausschlaggebend ist. Die hier weiterentwickelte Simulationsmethodik ist in der Lage, dieses Zusammenspiel zu reproduzieren und ein Design bereits in der Entwicklungsphase ESD-sicher zu gestalten. ger
dc.language.iso ger
dc.publisher Berlin : VDE-Verlag
dc.relation.ispartof https://doi.org/10.15488/5378
dc.rights CC BY 3.0 DE
dc.rights.uri https://creativecommons.org/licenses/by/3.0/de/
dc.subject Durchbruchspannung ger
dc.subject Kennlinie ger
dc.subject Funktionstest ger
dc.subject Schutzelement ger
dc.subject Mikrocontroller ger
dc.subject tragbares Gerät ger
dc.subject Simulationsmethode ger
dc.subject Ausfallmechanismus ger
dc.subject Eingangskennlinie ger
dc.subject Audio-IC ger
dc.subject Kfz-Anwendung ger
dc.subject.classification Konferenzschrift ger
dc.subject.ddc 600 | Technik ger
dc.subject.ddc 621,3 | Elektrotechnik, Elektronik ger
dc.title Charakterisierung und Modellierung der ESD-Zerstörfestigkeit von integrierten Schaltungen unter Berücksichtigung verschiedener ESD-Ausfallmechanismen
dc.type BookPart
dc.type Text
dc.bibliographicCitation.firstPage 661
dc.bibliographicCitation.lastPage 668
dc.description.version publishedVersion
tib.accessRights frei zug�nglich


Die Publikation erscheint in Sammlung(en):

Zur Kurzanzeige

 

Suche im Repositorium


Durchblättern

Mein Nutzer/innenkonto

Nutzungsstatistiken